|  | ||||||||
|  | ||||||||
| | ||||||||
| | ||||||||
 |
 |
|
|
|
||
 |
 |
|
|||||||||||||||||
Logikai tervezés
Előadásvázlat
3. előadás,
Tervezési szempontok PAL eszközökkel:
kb. 20-30 logikai kaput valósít meg, 3-5 TTL tokot képes kiváltani
optimális egyszerű vezérlési ill. dekódolási feladatokra
(címdekóder, memória vezérlés, buszinterfész, sorrendi hálózatok)
kombinációs függvények: (INV) AND OR INV
a kimeneten FIX invertálás, nincs lehetőség a polaritás váltásra!!!
7 minterm sokszor kevés, bővítés visszacsatolással (dupla késleltetés)
szekvenciális áramkörök
PAL architektúra
OUT = INV( Q)
Mealy modell Moore modell
OUT = f(IN,Q) OUT = f (Q)
Bármelyik modell megvalósítható (elvileg), kérdés a kimeneti f kombinációs függvény
2 kimeneti láb szükséges, 1 az állapotváltozóhoz, 1 a kimeneti változóhoz
Javaslat: módosított Moore-modell, ahol a kimeneti változók egyben állapotváltozók is,
ill. az állapotváltozók egyben kimeneti változók
regiszterek (állapotváltozók) száma megnő, NEM BAJ
nem használt (tiltott) állapotok kezelése nagyobb figyelmet igényel
Időzítési modell, jelterjedési idők:
Kombinációs kimenetek:
terjedési idő tPD , a visszacsatolással bővített jelekre 2 tPD
Regiszteres kimenetek:
nagy előkészítési idő tSU, kicsi tH (min 0, tipikusan negatív, de ezt nem adják meg)
kétfajta kapcsolási idő tCLKQ, tCLKFB, órajel felfutó éltől a kimenet ill. a belső visszacsatolt jel váltása (utóbbit nem minden adatlap adja meg!)
esetleg fontos lehet a tSKEW, kimeneti jelváltás csúszás vagy a tPWR bekapcsolási reset
Maximális működési frekvenciák: tCW >= tCLMIN + tCHMIN
visszacsatolás nélkül 1/(tCWMIN) a minimális órajel reciproka
belső visszacsatolással 1/(tCLKFB + tSU EZ A TIPIKUS ALKALMAZÁS
külső visszacsatolással 1/(tCLKQ + tSU speciális esetben figyelni kell rá!!
Kimeneti meghajtások engedélyezése ill. tiltása
A kimeneti engedélyezési idők gyakorlatilag azonosak a kombinációs és regiszteres jelekre
I.c. Egyszerű PLD eszközök
PAL: PLD:
Programozható logika Programozható logika
Programozható architektúra
Kimenetenként egy-egy makrocella
A programozható makrocellák főbb jellemzői:
Kimenetek - kombinációs (ponált-negált)
- regiszteres (ponált-negált)
Órajel - globális, szinkron, pin CLK
- lokális, aszinkron, p-term CLK, (ponált-negált)
Kim. eng. - globális, pin OE
- lokális, p-term OE
Bemenet - közvetlen, latch, bemeneti regiszter
GAL: Generic Array Logic
A PAL eszközcsaládok (pl. 16R8...L8) egyetlen eszközzel történő helyettesítése
Funckionális és lábkompatibilis kiváltás, három konfigurációs mód
egyszerű
komplex
regiszteres
Általános felépítés:
Jellemzők: makrocellák csak a kimeneteken
CLK, OE független lábak
architektúraprogramozás globális és lokális konfigurációbitekkel
SG0 (SYN) regiszteres mód, CLK és OE lábak engedélyezése
SG1 (AC0) regiszteres mód, OE vezérlés
SL0n (AC1n) makrocella konfiguráció
SL1 (XORn) kimeneti függvény polaritás vezérlés
Egyszerű mód SG0=1 SG1=0
SL0n = 0 12,13,14,17,18,19 lábak kimenet vcs.-sal
15,16 lábak visszacsatolás nélkül
SL0n = 1 12,13,14,15,16,17,18,19 lábakra bemeneti üzemmód
SL1 polaritás kapcsoló
Komplex mód SG0=1 SG1=1
1 és 11 lábak dedikált bemenetek
12 és 19 lábak dedikált kimenetek
SL0n = 0 13,14,15,16,17,18 lábak p-term engedélyezett kimenet vcs.-sal
SL0n = 1 13,14,15,16,17,18 lábak bemenetek
SL1 polaritás kapcsoló
Regiszteres SG0=0 SG1=1
1 és 11 lábak dedikált funkció CLK és OE
SL0n = 0 12,13,14,15,16,17,18,19 lábak regiszteres kimenet vcs.-sal 8p-term
SL0n = 1 12,13,14,15,16,17,18,19 lábak kombinációs I/O p-term OE 7p-term
SL1 polaritás kapcsoló
A lehetséges makrocella konfigurációk
Megjegyzések:
- OE láb felesleges volt, 1 láb elveszett (sokszor hiányzik)
- CLK nem használható mint egyszerű bemeneti jel (sokszor hiányzik)
- a globális konfigurációs bitek használata teljesen hibás tervezői döntés volt
(kb. 20-30 bit megspórolásával az áramkör használata sok korlátozást tartalmaz)
- mint első igazán flexibilis eszköz, széles körben elterjedt
Találat: 1955
