|  | ||||||||
|  | ||||||||
| | ||||||||
| | ||||||||
 |
 |
|
|
|
||
 |
 |
|
||||||||||||||||||
Logikai tervezés
Előadásvázlat
4. előadás,
Egyszerű PLD eszközök (folytatás)
A 22V10 típus
A legszélesebb körben elterjedt eszköz, gyakorlatilag ipari szabvány
Tulajdonságok: változó számú p-term, kimenetenként 8-10-12-14-16-16-14-12-10-8
polaritás váltás a kimeneten (HIBA!)
közvetlen CLK, lehet bemenet is, nincs dedikált OE láb
regiszterekre közös aszinkron p-term RESET és szinkron PRESET
A 22V10 kimeneti makro cellája
Egyszerű tiszta struktúra, átlátható működési módok
Visszacsatolás regiszteres kimenetnél a PAL-okhoz hasonlóan a regiszter /Q
kimenetéről, itt viszont a polaritás váltás a kimeneten történik
Következmények:
1. A kombinációs kimeneti vcs. követi a polaritás váltást
A regiszteres kimeneti vcs. nem követi a polaritás váltást
2. Az AR és SP termek hatása a belső regiszterekre vonatkozik, a polaritástól függően
a kimenet ettől eltérően is beállhat
Érdekesebb továbbfejlesztések:
Intel 85C22V10 programozható órajel polaritás
NSC SCAN22V10 28PLCC foglalat, 4 extra láb beépített JTAG teszt interfész
Egyéb, részletesen nem tárgyalt érdekesebb egyszerű PLD típusok
Atmel ATV750 dupla regiszter a kimeneti makro cellában, többszörös vcs.
(belső, eltemetett logika!!!)
Intel 5AC312 bemeneti makro cellák, két órajel bemenet
p-term megosztás: átlagos komplexitás nem nő,
extra igények kezelhetők
TURBO/LOW POWER üzemmód
Az utolsó jelváltás után néhány 100 ns múlva LP üzemmódba kapcsol, a kimeneti jelszintek megtartása mellett.
Az első bemeneti változásra kb. 20ns alatt feléled és további tPD
kapcsolási idő múlva válaszol a kimeneten
Altera EP610
Egyszerű PLD a komplex PLD-k szinte összes tulajdonságával
- kis számú speciális bemeneti láb, nagyszámú., azonos I/O
- lábhoz kötött, azonos makro cellák, egyszerű, reguláris felépítés
- globális belső huzalozás, minden jel minden makro cella számára elérhető
Blokkvázlat
A makro cella felépítése
Jellemzők: - a kimeneti regiszter típusa lehet D, T, JK, SR
- OE/CLK programozás nem teljesen független
(Mode0: OE pterm, CLK globális, szinkron,
Mode1: OE engedélyezett, CLK p-term, aszinkron)
Alkalmazási szempontok az órajel kiválasztásához
Szinkron, globális CLK:
minden regiszter azonos órajelet kap
az órajel belső késleltetése kicsi,
hosszú előkészítési idő, rövid tartási idő
Aszinkron CLK: az órajel belső késleltetése azonos az adatokkal
rövid előkészítési idő, normális tartási idő (normális viselkedés), viszont hosszú
a tCQ kimeneti kapcsolási válaszidő
Tervezés, implementáció:
1. Tervezési elképzelések:
Szükséges eszköz komplexitás becslése, (lábszám, kimenetek, sebesség, fogyasztás)
2. Terv előkészítés:
Általában valamilyen leíró nyelv vagy kapcsolási rajz szerkesztő használatával
HDL Hardware Description Language pl. ABEL, PALASM, AHDL, CUPL
Logikai feladat megfogalmazása: egyenletek, igazságtábla, állapot átmeneti tábla.
3. Terv feldolgozása
Szintaktikai elemzés,
Egyenletek rendezése, SOP formátum generálása,
Fordítás, állapotleírások, igazságtáblázatok kifejtése,
Minimalizálás, optimalizáció,
4. Szimuláció
Tesztkörnyezet beállítása, vektorok generálása
Logikai, funkcionális szimuláció (csak a logikai egyenletek ellenőrizhetők!)
5. Optimalizálás, leképezés
Eszközfüggő tulajdonságok figyelembevétele és kihasználása
Ponált-negált függvények
Együttes/független minimalizálás
6. Konfigurációs, programozói file generálása (JEDEC file)
Eszköz specifikus JEDEC file generálása
7. Szimuláció a JEDEC file alapján
Eszközmodell használata, nem az egyenleteket szimuláljuk!!
Megjegyzés: A JEDEC leírás és az eszközmodell lapján lehetséges a logikai funkciót
megvalósító ABEL file generálása (természetesen nem az eredeti forrás, csak
egy azonos funkcionalitást megvalósító verzió)
8. Programozás
A programozó algoritmusok GYÁRTÓ és VERZIÓ!!! specifikusak, azonos típus egyes
változatai egyedi programozói algoritmusokat igényelhetnek
Találat: 2288
